PAT-NO:

JP402082295A

DOCUMENT-IDENTIFIER:

JP 02082295 A

TITLE:

DATA DRIVER OF MATRIX DISPLAY DEVICE

PUBN-DATE:

March 22, 1990

INVENTOR - INFORMATION:

NAME

HOSHIYA, TAKAYUKI YAMAGUCHI, TADAHISA TAKAHARA, KAZUHIRO

INT-CL (IPC): G09G003/36, G02F001/133, G09G003/20

US-CL-CURRENT: 345/100

ABSTRACT:

PURPOSE: To allow the application of the data driver to sequential and simultaneous sampling and to contrive the lowering of an operating speed and the reduction of electric power consumption by branching the output signal of a shift register to 3 signals and selecting these signals with three control signals to form the sampling timing signals to be applied to a sample-hold circuit.

CONSTITUTION: All of the three control signals are made into a '1', by which the simultaneous sampling of the R, G, B signals applied to the sample-hold circuit 5 is executed if a timing selection circuit 6 is constituted of, for example, an AND circuit. The sampling timing signals dividing the output signal of the shift register 4 to three timings can be formed by setting the timings of the three control signals and, therefore, the sequential sampling of the R, G, B signals is possible. The application of the data driver to both the sequential sampling and the simultaneous sampling is possible in

this way; in addition, the operating speed of the shift register is lowered and the electric power consumption is reduced.

COPYRIGHT: (C) 1990, JPO&Japio

⑩日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A) 平2-82295

⑤Int.Cl.³ G 09 G

識別記号

庁内整理番号

❸公開 平成2年(1990)3月22日

3/36 G 02 F G 09 G 1/133 3/20

5 1 0

8621-5C 8708-2H 6376-5C

未請求 請求項の数 1 (全13頁) 審查請求

マトリクス表示装置のデータドライバ 60発明の名称

> 昭63-233698 20特 頣

> > 久

博

四出 昭63(1988) 9月20日 頣

隆 之 個発 明 者 星 屋

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

忠 明 @発 者 Ш

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

和 原 @発 明 者 髙

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

願 富士通株式会社 勿出 人

神奈川県川崎市中原区上小田中1015番地

弁理士 柏谷 昭司 外1名 個代 理 人

> 明 細

発明の名称

Ω.

マトリクス表示装置のデータドライバ

特許請求の範囲

データバス (1) とスキャンバス (2) とを直 交して配置したマトリクス表示パネル (3) の前 記データバス (1) にデータ電圧を印加するマト リクス表示装置のデータドライバに於いて、

シフトクロック信号に従ってシフトデータを順 次シフトするシフトレジスタ (4) と、

前記データバス (1) 対応に表示データをサン プリングして前記データ電圧を出力するサンブル ホールド回路 (5) と、

前記シフトレジスタ (4) の出力信号を3分岐 し、3個の制御信号により選択して、前記サンプ ルホールド回路 (5) に加えるサンプリングタイ ミング信号とするタイミング選択回路(6)とを 設けた

ことを特徴とするマトリクス表示装置のデータ ドライバ。

発明の詳細な説明

(极要)

液晶、EL等の表示媒体を直交配置したデータ パスとスキャンパスとの間に介在して設けたマト リクス表示パネルに、データ電圧を印加する為の マトリクス表示装置のデータドライバに関し、

白黒表示等の為の順次サンプリングと、カラー 表示の為のR. G. B信号の同時サンプリングと の何れにも適用可能とし、且つシフトレジスタの 動作速度を低減して、消費電力の低減化及び構成 の低価格化を図ることを目的とし、

データバスとスキャンバスとを直交して配置し たマトリクス表示パネルの前記データバスにデー ク電圧を印加するマトリクス表示装置のデータド ライバに於いて、シフトクロック信号に従ってシ フトデータを順次シフトするシフトレジスタと、 前記データバス対応に表示データをサンプリング して前記データ電圧を出力するサンプルホールド 回路と、前記シフトレジスタの出力信号を3分岐 し、3個の制御信号により選択して、前記サンプ

ルホールド回路に加えるサンプリングタイミング 信号とするタイミング選択回路とを設けて構成した。

〔産業上の利用分野〕

本発明は、液晶、BL等の表示媒体を直交配置 したデータバスとスキャンバスとの間に介在して 設けたマトリクス表示パネルに、データ電圧を印 加する為のマトリクス表示装置のデータドライバ に関するものである。

現在、市販されている小型液晶カラーテレビスキャルスとの間に液晶を封入し、且つカラーされているを設けたマトリクス表示パネルが使用されている。このようなマトリクス表示パネルは、又の量の増大と大型化とが期待されており、又の表示端末装置としての適用も考えらなで、各種の用途に対して表示品質を確保できるデータドライバが必要となる。

(従来の技術)

NTSC規格によるビデオ信号は、例えば、第

コンパータ、77はアナログパッファ回路、78 -1~78-nはバッファ回路、S1~Snはシ フトレジスタ74の出力信号、Q1~Qnはマト リクス表示パネルのデータパスに接続される出力 端子、SIはシフトデータ、CLKはシフトクロ ック信号、OEはエネーブル信号、Vuuは0V等 の電源の電圧である。

シフトレジスタ74はシフトデータS1をシフトクロック信号CLKに従って順次シフトし、その出力信号S1~Snをレベルコンバータ76を介してサンブルホード回路75のサンブリングタイミング信号とし、人力されたR、G、B信号をサンプリングスイッチ71-1~71-nによりサンプリングし、コンデンサ72-1~72-nによりホールドし、アナログバッファ回路77を介して1ライン分同時に出力端子Q1~Qnから出力して、マトリクス表示パネルのデータバスに印加する。

第16図はR, G, B信号と、シフトレジスタ 74の出力信号S1, S2, S3, ・・・との関 13図に示すように、輝度信号と色差信号と同期信号とが複合された信号であり、このビデオ信号を分離、復調すると、例えば、第14図に示すような同期信号とに分離される。そして、Bで示すよう場合には、白色表示となる。、中のシピュータ等から出力されるビデオ信号は、中文字 は第12図に示すように、同期信号SYNとR、G、B信号とからなるものである。

液晶表示パネルのようなマトリクス表示パネルを用いた場合は、同期信号SYNに従ってスキャンパスを順次走査し、1走査期間内のR、G、B 信号をサンプルホールドしたデータ電圧をデータ はアール は まっか 関 で に ア 1 - 1 ~ 7 1 - 1 な プ 1 ングスイッチ、 7 2 - 2 ~ 7 2 - 1 は ホールド用のコンデンサ、 7 4 は シフトレベルタ、 7 5 は サンプルホールド回路、 7 6 は レベル

係を示し、シフト出力信号は順次サンプルホール ド回路 7 5 に加えられるから、R. C. B信号は 丸印の時点のレベルがサンプルホールドされ、ホ ールド出力に従ったデータ電圧が出力される。

(発明が解決しようとする課題)

データバスとスキャンバスとを直交配置した被 晶表示パネルやEL表示パネル等のマトリクス表 示パネルを備えた表示装置を、コンピュータ等の 表示端末装置として使用する場合、表示データの 1ドットを、R, G, Bの3画素に対応させることになる。その場合、第17図のRGBで示す表 示データを、時刻t1, t2, t3のシフト出力 信号S1, S2, S3に従って順次R, G, B信 号をサンプルホールドし、それらをR, G, Bの 3 画器に対応させて表示することになる。

しかし、表示データRGBは、伝送経路の静電容量等により、RGB'で示すように波形鈍りが生じるものであり、それによって、時刻し1にR信号をシフト出力信号S1に従ってサンブルホールドすると、波形鈍りの部分をサンプリングする

ことになるから、 表示データの正確なサンプリングができないことになる。

このような欠点を除く為には、伝送経路の静電容量を急速に充放電できるような電流容量の大きい出力部を設ければ良いことになるが、消費電力が増大する欠点が生じる。

又第18図に示すように、同時サンプリングを行うデータドライバも知られている。即ち、シフトレジスタ84のシフト出力信号により、サンブルホールド回路85の3個のサンプリングスイッチを同時に動作させて、R. G. B信号を同時にサンプルホールドし、アナログバッファ回路87を介して出力端子Q1、Q2、・・から図示を省略したマトリクス表示パネルのデータバスにデータ電圧を印加するものである。

しかし、サンプルホールド回路 8 5 に於いて、R.G.B信号を同時にサンプリングすることが可能となって、前述の波形鈍りによる問題を解決できたとしても、表示容量が小さい表示パネルを用いた場合には、サンプリングタイミング間隔が

大きくなることから、表示解像度が低下すること になる。

前述のように、従来例のマトクリス表示装置のデータドライバは、順次サンプリングか同時サンプリングかの何れかの構成を有するものであり、順次サンプリング構成の場合は、波形鈍りの影響により表示品質が低下し、又同時サンプリング構成の場合は、比較的表示容量が小さい構成の表示パネルを用いて動画等を表示する時に、解像度の低下が問題となる。

又順次サンプリングの場合には、マトリクス表示パネルのデータパス対応のピット長のシフトレジスタを必要とするもので、表示容量を大きくするに従ってシフトレジスクのピット長を長くする必要があると共に、動作速度を高くする必要があり、高価となる欠点があった。

本発明は、順次サンプリングと同時サンプリングとの何れにも適用可能とし、且つシフトレジスタの動作速度を低減して、消費電力の低減化及び 構成の低価格化を図ることを目的とするものであ

る.

(課題を解決するための手段)

本発明のマトリクス表示装置のデータドライバ は、第1図を参照して説明すると、データバス1 とスキャンバス2とを直交配置した液晶、BL等 のマトリクス表示パネル3のデータバス1に、デュ - 夕電圧を印加するデータドライバに於いて、シ フトクロック信号に従ってシフトデータを順次シ フトするシフトレジスタ4と、データバス1対応 に表示データをサンプリングしてデータ電圧を出 力するサンプルホールド回路5と、シフトレジス ク4の出力信号を3分岐し、3個の制御信号によ り選択して、サンプルホールド回路 5 に加えるサー ンプリングタイミング信号とするタイミング選択 回路6とを設けて構成したものであり、サンプル ホールド回路 5 からマトリクス表示パネル 3 のデ - タバス1に対しては、アナログバッファ回路1 を介してデータ電圧が加えられ、又マトリクス表 示パネル3のスキャンパス2に対しては、スキャ ンドライバ8からスキャンパルスが順次加えられ

る。

(作用)

タイミング選択回路 6 は、アンド回路やラッチ回路により構成することができるものであり、アンド回路により構成した場合、3個の制御信号を総て 1 とすることにより、サンプルホールド回路 5 に加えられる R. G. B信号を同時にサンプリングを設定することにより、シフトレンサタイミング信号を形成することができる。R. G. B信号の順次サンプリングを行うことができる。

(実施例)

以下図面を参照して本発明の実施例について詳細に説明する。

第2図は本発明の一実施例の要部プロック図であり、11-1~11-nはトランジスタ等からなるサンプリングスイッチ、12-1~12-nはホールド用のコンデンサ、13-1~13-n

はアンド回路、14はシフトレンスタ、15はサンプルホールド回路、16はタイ ング選択回路、11はアナログバッファ回路、18-1~18-mはバッファ回路、SIはシフトデータ、CLKはシフトクロック信号、S1~Smはシフト出力信号、REN、GEN、BENはイネーブル信号、Q1~Qmは出力端子である。

タイミング選択回路 1 6 に加える 3 個のイに於いている 3 個のイに於明 R B N N の S I N S I N

いる時は、 2 R 、 2 G 、 2 B の実線で示すものとなる。従って、 R 、 G 、 B 信号は順次サンプリングされることになる。

又3個のイネーブル信号RBN、GBN、BBN、BBN、GBN、BBN、Aのようには、タクにより14のスクのようにないスクのようにないない。ののスクのました。ののスクのました。ののスクのました。ののスクのました。ののスクのました。ののスクのました。ののスクのました。ののスクのました。ののスクのようには、カーのは、ローので

従って、順次サンプリングと同時サンプリング との何れにも適用可能となり、且つシフトレジス ク14のピット長は、マトリクス表示パネルのデ 又シフトレジスタ14の例えばシフト出力信号S1がタイミング選択回路16に加えられた時、3個のイネーブル信号REN、GEN、BENを順次"1°とすると、サンプルホールド回路15の3個のサンプリングスイッチ11-1、11-2、11-3は順次オンとなるから、R、G、B信号は順次サンプリングされることになる。

又イネーブル信号REN、GEN、BENを、 1シフトクロック信号周期T内で図示のように、 順次・1・とすると、サンプルホールド回路 1 5 に加えられるサンプリンクタイミング信号は、シフト出力信号 S 1 がタイミング選択回路 1 6 に加えられている時、1 R . 1 C . 1 B の実線で示す ものとなり、又シフト出力信号 S 2 が加えられて

ータバス数の1/3で済むことになり、従来例に 比較して、シフトレジスタ14の動作速度は1/ 3の低速で良いものとなるから、廉価なシフトレ ジスタを使用することが可能となる。

第4図は本発明の他の実施例の要部プロック図であり、第2図と同一符号は同一部分を示し、タイミング選択回路 1 6 Aをトランジスタ等からなるスイッチ 1 9 - 1 により構成し、且つサンプルホールド回路を、サンプル回路 1 5 aとホールド回路 1 5 bとに分離し、それらの間にタイミング選択回路 1 6 Aを設けた場合を示す。

シフトデータSIをシフトクロック信号CLKによってシフトしたシフトレジスタ14のシフト 出力信号S1~Smは、3分岐されてサンプル回路15aに加えられ、サンプル回路15aのサンプリングスイッチ11-1~11-nは、3個毎にオンとなり、R, G, B信号を同時にサンプリングしてタイミング選択回路16Aに加えることになる。

タイミング選択回路 1 6 Aでは、イネーブル信

号REN、GEN、BENによってスイッチ19 -1~19-nのオン、オフが制御されるから、 例えば、シフト出力信号S1によりR、G、B信号をサンプリングスイッチ11-1~11-3に よって同時サンプリングし、イネーブル信号RE N、GEN、BENを同時に「1」とすると、スイッチ19-1~19-3が同時にオンとなり、 ホールド回路15bのコンデンサ12-1~12 -3にホールドされる。即ち、R、G、B信号の 同時サンプリングが行われることなる。

又イネーブル信号RBN. GBN. BBNを順次。1°とすると、スイッチ19-1~19-3は順次オンとなるから、サンブル回路15aのサンプリングスイッチ11-1~11-3により同時にサンプリングされたR. G. B信号は、順次サンプリングされて、ホールド回路15bのコンデンサ12-1~12-3にホールドされる。即ち、R. G. B信号の順次サンプリングが行われることになる。

第5図は本発明の更に他の実施例の要部プロッ

ク図であり、 2 1 - 1 ~ 2 1 - n はサンブリングスイッチ、 2 2 - 1 ~ 2 2 - n はホールド用のコンデンサ、 2 3 - 1, 2 3 - 2, 2 3 - 3 はラッチ回路、 2 4 はシフトレジスタ、 2 5 はサンブルホールド回路、 2 6 はタイミング選択回路、 2 7はアナログバッファ回路、 2 8 - 1 ~ 2 8 - n はバッファ回路、 S 1 はシフトデータ、 C L K はシフトクロック信号、 S 1 ~ S m はシフト出力信号、 R L, G L, B L はラッチ信号、 Q 1 ~ Q n は出力調子である。

シフトレジスタ24と、サンブルホールド回路 25と、アナログパフッァ回路27とは、前述の 各実施例に於ける構成と同様であるが、タイミン グ選択回路26かラッチ回路23-1~23-3 により構成されており、3個のラッチ信号RL、 GL、BLが第1図に於ける3個の制御信号に相 当したものとなる。

タイミング選択回路 2 6 のラッチ回路 2 3 - 1 ~ 2 3 - 3 は、シフトレジスタ 2 4 のシフト出力 信号 S 1 ~ S m を、ラッチ信号 R L. G L. B L

に従ってラッチし、出力端子Qからサンプルホールド回路 2 5 にサンプリングタイミング信号として加えるものである。それによって、R, G。B信号がサンプリングスイッチ 2 1 - 1 ~ 2 1 - nによってサンプリングされ、コンデンサ 2 2 - 1 ~ 2 2 - nにホールドされて、バッファ回路 2 8 - 1 ~ 2 8 - nを介して出力端子Q1~Qnから図示を省略したマトリクス表示パネルのデータで展示を行いまることになる。

ラッチ信号R L. G L. B L が同時にタイミング選択回路 2 6 に加えられると、例えば、シフト出力信号 S 1 はラッチ回路 2 3 - 1 ~ 2 3 - 3 に同時にラッチされ、出力端子 Q からのサンプリングタイミング信号により、サンプルホールド回路 2 5 のサンプリングスイッチ 2 1 - 1 ~ 2 1 - 3 が同時にオンとなって、R. G. B 信号の同時サンプリングが行われる。

又ラッチ信号RL、GL、BLが順次加えられると、例えば、シフト出力信号Slは、ラッチ回路23-1にラッチされた後、ラッチ回路23-

2 にラッチされ、更にその後にラッチ回路 2 3 - 3 にラッチされる。即ち、シフト出力信号 S 1 は 3 個の異なるタイミングでラッチ回路 2 3 - 1 ~ 2 3 - 3 にそれぞれラッチされるから、サンプルホールド回路 2 5 には順次タイミングが異なるサンプリングタイミング信号が加えられることになり、 R. G. B信号の順次サンプリングが行われる。

示すように順次出力される。従って、サンプルホールド回路25に於いては、R,G,B信号の順次サンプリングが行われる。

第8図は順次サンプリング表示の表示装置のプロック図であり、マトリクス表示パネル30は、例えば、243×240の白黒マトリクス表示パ

ネルであり、31はデータバス、32はスキャンバス、33はトランジスタ等のスイッチング素子・、34は液晶等からなる表示素子、35は同期分離回路、36は色差信号トラップ、37はバッファ増幅器、38はタイミング制御回路、39はスキャンドライバ、40-1~40-3はデータドライバである。

デークドライバ40-1~40-3は、それぞれ、第2図、第4図或いは第5図に示す構成を有し、マトリクス表示パネル30の243本のデータバス31を、各データドライバ40-1~40-3は81本宛分担することになる。又各データドライバ40-1~40-3のシフトレジスタは直列的に接続されて、シフトデータSIがシフトクロック信号CLKに従ってシフトされる。

又ピデオ信号は同期分離回路 3 5 に加えられ、分離された同期信号 S Y N はタイミング制御回路 3 8 に加えられて、シフトデータ S 1、シフトクロック信号 C L K、イネーブル信号 やラッチ信号 等の制御信号 C S 1、 C S 2、 C S 3、スキャン

データSD、スキャンクロック信号SCN等が出力される。又色差信号トラップ36に於いて、ピデオ信号から3.58 MH2のトラップにより色信号を抜き取ることにより、白黒の輝度信号とし、パッファ増幅器37を介してデータドライバ40ード~40-3に加える。この場合、R. G. B信号を加える端子を共通に接続して輝度信号を加える構成とすることになる。

又スキャンドライバ39は、スキャンデータS Dをスキャンクロック信号SCNに従ってシフト し、そのシフト出力信号によりスキャンバス32 に順次スキャンバルスを加えるものであり、その スキャンバルスに同期して、データドライバ40 -1~40-3から1ライン分のデータ電圧が出 力されて、マトリクス表示パネル30のデータバ ス31に加えられる。

データドライバ40-1~40-3のタイミン グ選択回路を第2図又は第4図に示す構成とした 場合、タイミング制御回路38からの制御信号C S1. CS2, CS3をイネーブル信号REN, CEN、BENとし、第3図に示すように、それぞれ位相が異なる信号とすることにより、バッファ増幅器37からの輝度信号は、順次サンプリングされることになる。又タイミング選択回路を第5図に示す構成とした場合、タイミング制御回路38からの制御信号CS1、CS2、CS3をラッチ信号RL、GL、BLとし、第6図に示すように、それぞれ位相が異なる信号とすることにより、バッファ増幅器37からの輝度信号は、順次サンプリングされることになる。

白黒テレビ受像機の場合、R. G. Bの3ドット分を同時にサンプリングすると、解像度が低下することになるが、前述のように、順次サンプリングにより解像度を低下させることなく、表示することができる。

第9図は同時サンプリング表示の表示装置のプロック図であり、41はデータバス、42はスキャンバス、43はトランジスタ等のスイッチング素子、44は表示素子、45はマトリクス表示パネル、47はバッファ増幅器、48はタイミング

制御回路、49はスキャンドライバ、50-1~50-3はデータドライバである。マトリクス要示パネル45は、例えば、320×200×3の要示容量を有し、R,G,B画素がストライプ状に配列されてカラー表示を行う構成の場合、各データドライバ50-1~50-3は、320本のデータパス41を分担することになる。

又コンピュータ等から R. G. B信号と同期信号SYNとが入力され、タイミング制御回路 4 8 から、同期信号SYNに従って、シフトデータSI、シフトクロック信号 CLK、制御信号 CS、 制御信号 CLK、制御信号 CS、 N等が出力される。又キャング幅器 4 7 から R. G. B信号がデータドライバ5 0 - 1 ~ 5 0 へ3 に加えられる。又スキャンドライバス 4 9 からマトリクス表示パネル 4 5 のスキャンバム 6 で マトリクス表示パネル 5 のスキャンドロリクス 表示パネル 6 で それに同期 クロスチャンバルス が加えられる。

データドライバ50-1~50-3は、それぞ

従って、データドライバ50-1~50-3に 於いては、R. G. B信号を同時サンプリングす ることになり、R. G. B信号の伝送経路に於け る静電容量等による波形鈍りの問題を解決して、 マトリクス表示パネル 45 にカラー表示を行うこ とができる。

第10図は、マトリクス表示パネル55のデータバスを両側に導出して、それぞれデータドライバ60-1~60-k+1によってデータ電圧を 印加する分割駆動表示の表示装置のブロック図を

示し、56はタイミング制御回路、57はスキャンドライバである。コンピュータ等からの R. G. B信号がデータドライバ 60-1~60-k+1に加えられ、又同期信号SYNがタイミング制御回路 56に加えられ、タイミング制御回路 56 からシフトクロック信号 CLKA. CLKB、制御信号 CSA. CSB、シフトデータ SI、スキャンデータ SD、スキャンクロック信号 SCN等が出力される。

データドライバ60-1~60-k+1は、前述の第2図、第4図或いは第5図に示す構成を有し、奇数番のデータドライバ60-1.60-3. ・・・60-kのシフトレジスタは直列的に接続されて、シフトデータSIをシフトクロック信号CLKAに従って順次シフトし、同様に、偶数番のデータドライバ60-2.60-4.・・・60-k+1のシフトレジスタも直列的に接続されて、シフトデータSIをシフトクロック信号CLKBに従って順次シフトする。

又R, G, B信号は、第2図, 第4図成いは第

5 図に示す構成と対応させると、奇数番のデータドライバ60-1,60-3,・・・60-kは、 $R\rightarrow R$, $G\rightarrow B$, $B\rightarrow G$ の関係に、又偶数番のデータドライバ60-2,60-4,・・・60-k+1は、 $R\rightarrow G$, $G\rightarrow R$, $B\rightarrow B$ の関係になるように接続される。

又シフトレジスタのシフト出力信号と、タイミング制御回路 5 6 からの制御信号 C S A. C S B とにより、データドライバ 6 0 - 1 ~ 6 0 - k + 1 に於けるサンプリングタイミング信号が形成されて、R, G, B信号のサンプリングが行われ、スキャンドライバ 5 7 からのスキャンパルスに同期して、マトリクス表示パネル 5 5 のデータバスにデータ電圧が印加される。

マトリクス表示パネル55は、データパスとスキャンパスとの交点のR. G. B 画素が丸印内で示すように配列され、データバスが交互に両側へ 導出されていることにより、例えば、奇数番のデ ークドライバ60-1.60-3.・・・60kでは、R. B. G. R. B. Gの順序に配列し た画素対応のデータバスにデータ電圧を印加することになり、偶数番のデータドライバ 60-2.60-k+1では、G.R.B.G.R.Bの順序に配列した画素対応のデータバスにデータ電圧を印加することになる。

データドライバ60-1~60-k+1が、第2回に示す構成を有する場合、 奇数番のデータドライバ60-1.60-3, ・・・60-kは、制御信号CSAをイネーブル信号BENとし、制御信号CSBをイネーブル信号REN, GENとする。又偶数番のデータドライバ60-2.60
-4.・・・60-k+1は、制御信号CSAをイネーブルRENとし、制御信号CSBをイネーブル信号GEN, BENとする。

第11図は第10図の制御タイミングの説明図であり、データドライバ60-1~60-k+1のタイミング選択回路を、前述のように、第2図又は第4図に示す構成とした場合を示す。即ち、シフトレジスタにタイミング制御回路56からシフトデークSIが加えられ、シフトクロック信号

CしK(CしKA, CしKB)に従ってシフトされ、S1, S2に示すように、シフトクロック信号にはってシフト出力信号が得られる。又制御信号CSA, CSBが図示のように出力に対いては、シスト出力信号S1と制御信号CSB(RBN, GBN)(第2図参照)とが"1"であるから、CBN)(第2図参照)とが"1"であるから、アンド回路13-1, 13-2の出力信号が"1"となり、R→R, G→Bの関係の接続となっことになる。

又データドライバ60-2に於いては、シフト出力信号SIと制御信号CSB(REN)(第2図参照)とが『1『であるから、アンド回路I3-1の出力信号が『1』となり、R→Gの関係の接続となっているから、C信号がサンプリングタイミング信号(IR, IG, IBリンプリングタイミング信号(IR, IG, IBリンプリングタイミングによってにある。従って、テータドライバ60-1からR, Bの画案、データ

ドライバ 5 0 - 2 から C の画素に対するデータ電 圧が印加されることになる。

次に制御信号CSAが"1"となるから、デー タドライバ60-1に於いては、イネーブル信号 BENか・1 * になったことに相当し、アンド回 路 1 3 - 3 の出力信号が * 1 * となり、 B → G の 関係の接続となっているから、C信号がサンプリ ングされる。又デークドライバ60-2に於いて は、イネーブル信号GEN,BENが"l"にな ったことに相当し、アンド回路13-2,13-3 の出力信号が"l"となり、C→R. B→Bの 関係の接続となっているから、R,B信号がサン プリングされる。即ち、入力された R, G, B信 号が、第11図に於けるT2のサンプリングタイ ミング信号(2R、2G、2B)によって同時サ ンプリングされる。以下同様にして、シフト出力 信号S1, S2, ·・・と制御信号CSB, CS Aとに対応したサンプリングタイミング信号T2 , T3,T4により、奇数番のデータドライバと 偶数番のデータドライバとに於いてR、C、B信 身が同時サンプリングされる.

第12図は第10図の制御タイミング説明図で あり、データドライバ60-1~60-k+1の タイミング選択回路を、第5図に示す構成とした 場合を示す。即ち、タイミング制御回路 5 6 から のシフトデータSIがシフトクロック信号CLK (CLKA、CLKB)に従ってシフトレジスタ にシフトされ、シフト出力信号S1,S2,・・・ ・が出力される。又制御信号CSB,CSAがラ ッチ信号としてデータドライパ60-1~60k+1のラッチ回路に加えられる。この場合、第 5 図に於けるR. G. B信号の入力端子と、ラッ チ信号RL、GL、BLの入力端子とは、第11 図について説明した場合と同様の関係で、奇数番 のデータドライバ60-1、60-3、・・・, 60-kと、偶数番のデータドライバ60-2. 60-4, ・・・60-k+1とに於ける入力協 子の接続が行われている。

従って、シフト出力信号S1が 1 の時、制御信号CSB(ラッチ信号)が 1 となると、

奇数番のデータドライバ60-1では、CSB=
RL=GLの関係であるから、ラッチは「ロ路23-2(第5図参照)にシフト出力60-1がラッチされ、偶数番のデータドライバ60-2では、CSB=RLの関係であるからうっちれては、CSB=RLの関係であるがラッチを1にシカータを1にシカータを1にシカータを1にから、アーカーの関係がある。そして、奇数番のデータを1にながでは、Rーの関係がグされてでは、Rーの関係がクロークでは、Rーの関係である。のアータドライで接続が1とでは、Rーの関係ではないのアータを1とでは、Rーの関係ではないのアータを1といる。ローの関係が1といる。ローの関係が1といる。ローの関係では1といる。ローの関係が1といる。ローのでは1を1といる。ローのでは1といるでは1といる。ローのでは1といるでは1といるでは1といる。ローのでは1といるでは1といるでは1といるでは1といるでは1といるでは1といるでは1といるでは1といるでは1といるでは1をいるでは1といるでは1といるでは1をいるでは1といるでは1といるでは1をいる

又制御信号 C S A が " 1 " となると、奇数番の データドライバ 6 0 - 1 では、 C S A = B L の関 係であるから、ラッチ回路 2 3 - 3 にシフト出力 信号 S 1 がラッチされ、偶数番のデータドライバ 6 0 - 2 では、 C S A = G L , B L の関係である から、ラッチ回路 2 3 - 2 , 2 3 - 3 にシフト出 力信号S1がラッチされ、奇数番のデータドライ

マトリクス表示パネル55の両側にデータバスを導出し、それぞれにデータドライバを設けた場合は、片側に導出したデータバスにデータドライバを接続した場合に比較して、シフトレジスタを1/2のシフトクロック信号周波数で動作させることが可能となり、表示容量の大きいマトリクス表示パネルのデータドライバとして好適となる。

(発明の効果)

以上説明したように、本発明は、シフトレジス タ4の出力信号を3分岐し、3個のイネーブル信

号REN、CEN、BEN又はラッチ信号RL、CL、BL等の制御信号CS1、CS2、CS3によって選択し、サンプルホールド回路5に加えるサンプリングタイミング信号を形成するタイミング選択回路6を設けたものであり、制御信号によって、比較的表示容量が小さいマトリクス表示ない3用の順次サンプリングと、比較の同時サンプリングとに対して適用することができる。


又シフトレジスタ4の出力信号を3分岐して制御信号により選択するものであり、シフトレジスタ4のピット長を従来例に比較して1/3にすることが可能となり、シフトクロック信号の周波数を低減することができるから、消費電力が少なくなり、且つ廉価な構成とすることができるから、経済化を図ることができる。


4 図面の簡単な説明

第1図は本発明の原理説明図、第2図は本発明の一実施例の要部プロック図、第3図は本発明の一実施例の動作説明図、第4図は本発明の他の実


1 はデータバス、 2 はスキャンバス、 3 はマトリクス表示パネル、 4 はシフトレジスタ、 5 はサンプルホールド回路、 6 はタイミング選択回路、 7 はアナログバッファ回路、 8 はスキャンドライバである。

特開平2-82295 (10)







本党時の一実施例の受託プロック図 第 2 図




本発明の一実施列の動作品明図 第 3 図

本先明の他の実施例の复数プロック図 第 4 図







順次サンブリングの動作説明図 第6図





| SVN | CLK | SVN | CLK | SVN | CLK | SVN | CLK | SVN | CS3 | SVN | CS3 | SCN | The standard of the standard

同時サンプリングの動作説明図 第7図










第10図の制御タイミング説明図 第十十図


第10回の制御タイミング説明図第12四




ビデス信号の説明室 第13 図



RGB信号の説明図 第14図



世界のデータドライバの受託ブニック圏 第15図、



従来例の動作説明図 第 | 6 図

